这个工作做完很久啦,在这里记录一下吧。前情提要:http://www.subwaysparkle.com/?p=80
输入:按照格式填写模板

输出:
- 1. IO cell instance verilog file;
- 2. Scan mux control verilog file;
- 3. DFT synthesis constraint file.
目前脚本可以支持两种工艺的IO cell。
这个工作做完很久啦,在这里记录一下吧。前情提要:http://www.subwaysparkle.com/?p=80
输入:按照格式填写模板
输出:
目前脚本可以支持两种工艺的IO cell。